Biến tĩnh là biến sẽ được tạo ra duy nhất một lần khi gọi hàm lần đầu tiên và nó sẽ không bị xóa đi để tạo lại khi gọi lại hàm ấy. Đây là sự khác biệt giữa biến tĩnh và biến cục bộ.

Rate node

Bạn có một DỰ ÁN hay giống thế này? Chia sẻ nhé!

ksp gửi vào Thứ tư, 11 Tháng 11, 2015 - 20:42

Xem thêm về VMIG - Vòng 2 - Vòng sơ khảo [Cập nhập ngày 02/12/2015 - Lịch chấm thi]
Bình luận
24722 lượt xem

Như vậy là chỉ còn vài tuần nữa là cuộc thi VMIG (Vietnam Makers with Intel Galileo) sẽ đi đến hồi gay cấn, các bạn đã chuẩn bị những gì rồi nhỉ? Qua bài viết này, mình xin truyền đạt thêm các thông tin mới nhất về vòng sơ khảo của cuộc thi VMIG cho các bạn được biết và lên kế hoạch chuẩn bị.

Rate node

Từ khóa: